Tento článek popisuje stav experimentálního vývoje SDR Transceiveru SQUARE 3, který je založen na nové digitální platformě, která nesouvisí s původním projektem Hermes Lite 2. Transceiver však nadále zůstává zpětně kompatibilní pro současné softwarové SDR klienty.
Smysl a cíle projektu
SQUARE 3 vzniká také jako modernizace digitální části SDR transceiveru navazujícího na SQUARE SDR 2. Výchozím důvodem je náhrada původního FPGA Intel/Altera Cyclone IV EP4CE22E22C8N platformou, která vytvoří vhodnější základ pro další vývoj transceiveru. Cílem je zachovat osvědčené funkce SDR transceiveru a současně získat větší volnost při návrhu nové desky SQUARE 3.
Proč Colorlight i9
Colorlight i9 nabízí hotový modul do konektoru SO-DIMM 200P s FPGA Lattice ECP5-45, napájecími obvody, konfigurační pamětí a dvěma PHY pro gigabitový Ethernet (1 Gb/s). Soustřeďuje tak na malé desce obvody, které by jinak bylo nutné samostatně osadit a propojit. Aktuální gateware SQUARE 3 využívá rozhraní PHY0.
Součástí modulu je také 8MiB SDRAM M12L64322A. Tuto paměť ani druhé ethernetové rozhraní PHY1 současný gateware nevyužívá. Jsou k dispozici pro případné budoucí rozšíření.
Modul je původně určen pro přijímací karty obrazovkových LED panelů. V projektu SQUARE 3 dostává nové využití. Vlastní gateware z něj vytváří digitální jádro SDR transceiveru.
Přepracování gateware pro novou platformu
Přechod z Intel/Altera Cyclone IV na Lattice ECP5 si vyžádal kompletní přepracování některých mechanismů. Příkladem je aktualizace gateware přes LAN, která musí respektovat odlišný způsob konfigurace FPGA a práce s pamětí Flash. Nové řešení zahrnuje příjem a kontrolu aktualizačního obrazu, jeho zápis do Flash a návaznost na spuštění nebo obnovu transceiveru. Zachování uživatelských funkcí proto vyžaduje novou implementaci částí závislých na platformě FPGA. Zároveň zachovává možnost provádění aktualizace gateware přes SDR klienta SparkSDR. V budoucnu však není problém mít vlastního klienta pro aktualizace.
Prostor pro novou desku
Celý modul lze prostřednictvím konektoru umístit na druhou stranu hlavního PCB. Tím se na původní straně uvolňuje prostor pro nové rozmístění součástek. Připravovaná deska může mít Ethernet konektor směrem k zadnímu panelu transceiveru a lépe přizpůsobené uspořádání digitálních, analogových a napájecích obvodů.
Tato změna otevírá prostor pro další optimalizace vedení spojů, rozmístění konektorů a mechanického uspořádání oproti původní koncepci Hermes Lite 2 a jejímu rozpracování v SQUARE SDR 2. Konkrétní provedení je součástí návrhu budoucího hardwaru SQUARE 3.
Spotřeba a ekonomika
Dalším cílem je snížit proudový odběr digitální části a její pořizovací cenu. Colorlight i9 těží z velkosériové výroby pro LED zobrazovací systémy: hotový modul může vyjít levněji než součet cen původního FPGA, Ethernet PHY a souvisejících obvodů při kusovém nákupu. Současně omezuje počet samostatných součástek, které musí řešit návrh hlavního PCB.
Nižší odběr má přinést menší nároky na napájení a odvod tepla. Výsledná úspora závisí na konkrétním gateware, provozním režimu a provedení nové desky; jde o přínos sledovaný při ověřování, nikoli o zde kvantifikovaný výsledek měření.
Ověření před návrhem SQUARE 3
Současným krokem je ověření nového gateware na modulu Colorlight i9 připojeném k upravenému PCB SQUARE SDR 2. Tato sestava umožňuje ověřovat digitální část s obvody příjmu a vysílání původní desky ještě před dokončením nového hardwaru. Projekt tak připravuje základ pro budoucí desku SQUARE 3.
Experimentální ověřovací sestava
Upravené PCB SQUARE SDR 2 s modulem Colorlight i9. Gateware SQUARE 3 běží na připojeném modulu:
Pozice U4 (FPGA) a U9 (ETH-PHY) po vyjmutí čipů a propojení jejich padů s modulem Colorlight i9. Spoje jsou realizovány ze samopájitelných lakovaných drátků o průměru 0,15 mm:
Aktuální stav
Všechny funkce transceiveru byly úspěšně ověřeny v rámci kompletní zkušební sestavy. Cesta k tomuto výsledku zahrnovala i poměrně náročné experimentální propojení jednotlivých částí, které vyžadovalo pečlivé zapojení a průběžnou kontrolu. Ověření jejich vzájemné spolupráce v rámci celého transceiveru představuje důležitý krok v dalším vývoji projektu.
Potěšujícím výsledkem je také nižší proudový odběr. Celá zkušební sestava transceiveru má v klidovém stavu přibližně o 100 mA menší odběr než původní SQUARE SDR 2. Již v této experimentální podobě se tak vedle ověření funkčnosti podařilo dosáhnout i nižší spotřeby.
Nyní se můžeme zaměřit na návrh nové desky plošných spojů (PCB) s novým rozmístěním součástek. Tato etapa zároveň nabízí prostor pro případnou modernizaci a vylepšení zapojení jednotlivých bloků. S návrhem nové desky bude souviset také návrh nového krytu a celkového vzhledu SDR transceiveru SQUARE 3.
Čas dokončení a realizace projektu není pevně stanoven a závisí na vytížení lidských zdrojů v průběhu celého vývoje.